AES-128 크립토 코어의 경량화 구현

홈 > 연구문헌 > 학술대회 프로시딩 > 한국정보통신학회 학술대회 > 2016년 춘계학술대회

한글제목(Korean Title)	AES-128 크립토 코어의 경량화 구현
영문제목(English Title)	A Lightweight Implementation of AES-128 Crypto-Core
저자(Author)	배기철 신경욱 Gi-Chur Bae Kyung-Wook Shin
원문수록처(Citation)	VOL 20 NO. 01 PP. 0171 ~ 0173 (2016. 05)
한글내용 (Korean Abstract)	128-비트의 마스터 키를 지원하는 블록암호 AES-128을 IoT 보안에 적합하도록 경량화하여 구현하였다. 키 스케줄러와 라운드 블록을 8 비트 데이터 패스로 구현하고, 다양한 최적화 방법을 적용함으로써 하드웨어를 최소화시켰으며, 100 MHz 클록 주파수에서 4,400 GE의 작은 게이트로 구현되었다. Verilog HDL로 설계된 AES 크립토 코어를 Vertex5 XC5VSX50T FPGA 디바이스에 구현하여 올바로 동작함을 확인하였다.
영문내용 (English Abstract)
키워드(Keyword)	AES Lightweight Cryptography Block Cipher Security
파일첨부	PDF 다운로드