한글내용
(Korean Abstract) |
본 논문은 케이블망에서 적용되고 있고 채널 부호화 방식의 알고리즘을 분석 및 Visual C++ 언어를 이용하여 시뮬레이션을 하였고, 또한 구현상의 문제점을 제시하고 해결하여 FPGA 칩으로 설계하였다. 구현상의 문제점으로는 첫째로 케이블망의 오류 정정 방식의 부호화율에 따른 클럭이 많이 필요 하는데 본 논문에서는 메모리를 이용하여 필요한 클럭수로 줄였으며, 줄째로는 채널 복호화기에서 동기를 잃어버리면 복호 데이터가 모두 오류로 처리되는데, 본 논문에서는 몇 개의 레지스터를 이용하여 동기를 맞추었다. 셋째로, 복호단의 동기는 비트 단위의 동기인 반면 프레임간의 동기를 또한 맞추어야 한다. 방송 데이터 통신인 경우 데이터 프레임의 맨 앞 또는 맨 프레임간의 동기를 또한 맞추어야 한다. 방송 데이터 통신인 경우 데이터 프레임의 맨 앞 또는 맨 뒤에 UW(Unique Sync-Word)를 사용한다. 이는 수신단에서 데이터 프레임 동기를 맞추기 위해 사용된다. 동기를 맞추는 것은 매우 중요하다. 복호단에서 복호되어진 데이터들을 원래의 데이터 프레임으로 구성을 해야되는데, 이때 데이터 프레임의 동기를 맞추지 못한다면 원래의 데이터 프레임이 구성되지 않아 올바른 방송을 볼 수 없게 된다. 따라서 본 논문에서는 이러한 UW를 맞추어 구현하였다. 이러한 알고리즘 분석 및 구현상의 문제점 해결을 토대로 본 논문에서는 ITU-TJ38 annex B의 하향 스트림 채널 부호화 시스템을 VHDL 언어를 사용하여 FPGA 칩에 직접 구현하였다.
|
