한글내용
(Korean Abstract) |
본 논문에서는 40Mbps급 고속 버스트 QPSK 수신기의 동작과 구현에 대하여 기술한다. 본 수신기 구조는 IF 대 수신 신호를 4-bit A/D변화기에서 심벌율의 16배로 과샘플된 디지털 신호를 받아 디지털 믹싱하여 저역통과 필터링을 한다. PSK변조방식에서는 위상에 정보가 실리는 점을 이용하여 저역통과 필터링된 신호를 위상으로 변환하여 수신 신호의 심벌시간과 주파수 편이를 추정/복원하여 전송신호 결정에 사용한다. 전송신호에 대한 정보 없이 32 심벌동안 샘플을 이용하여 심벌시간 및 주파수 편이에 대한 추정을 수행하고, 추정하는 동안의 지연을 위해 RA을 사용한다. 추정된 심벌시간을 이용하여 eye가 최대로 열리는 샘플시점을 결정하고, 추정된 샘플시점의 샘플들을 이용하여 주파수 편이를 추정 복원한다. 또한 새로운 변수를 도입하여 추정에 필요한 계산량을 줄일 수 있어 매 심벌마다 심벌시간과 주파수 편이 추정이 가능하여 빠르게 변하는 채널 환경에서도 사용 가능하다. 수신기 내부에서 저역통과 필터 이후의 모든 신호처리는 위상을 이용하므로 심벌 시간 추정과 주파수 편이 추정을 위해 간단한 덧셈으로 구현이 가능하고, 주파수 편이 복원을 위하여도 덧셈기 몇 개로 매우 간단히 구현할 수 있어 고속전송에 적당하다. 삼성 KG75 라이브러리를 이용하여 약 92,000개 게이트로 수신기를 구현하였으며, 구현된 칩의 동작검증은 ITS 사의 ATS2를 이용하여 5.6V 인가시 40Mbps의 속도로 수신할 수 있음을 확인하였다.
|
