| 한글제목(Korean Title) |
Depth Image 추출용 CORDIC 기반 위상 연산기의 FPGA 구현 |
| 영문제목(English Title) |
FPGA Implementation of CORDIC-based Phase Calculator for Depth Image Extraction |
| 저자(Author) |
구정윤
신경욱
Jung-youn Koo
Kyung-Wook Shin
|
| 원문수록처(Citation) |
VOL 16 NO. 02 PP. 0279 ~ 0282 (2012. 10) |
한글내용
(Korean Abstract) |
본 논문에서는 3차원 영상처리용 TOF(Time-Of-Flight) 센서의 거리 측정을 위한 위상 연산기 하드웨어 구조를 제안한다. 설계된 위상 연산기는 CORDIC(COordinate Rotation Digital Computer) 알고리듬의 vectoring mode를 이용하여 arctangent 연산을 수행하며, 처리량을 증가시키기 위해 pipelined 구조를 적용하였다. 고정 소수점 MATLAB 모델링과 시뮬레이션을 통해 최적 비트 수와 반복 횟수를 결정하였다. 설계된 CORDIC 기반 위상 연산기는 Verilog HDL로 RTL 수준으로 모델링되었으며, MATLAB/Simulink와 FPGA 연동을 통해 가상의 3차원 데이터를 복원하였으며, 이를 통해 하드웨어 동작을 검증하였다.
|
영문내용
(English Abstract) |
In this paper, a hardware architecture of phase calculator for 3D image processing is proposed. The designed phase calculator, which adopts a pipelined architecture to improve throughput, performs arctangent operation using vectoring mode of CORDIC algorithm. Fixed- point MATLAB modeling and simulations are carried out to determine the optimized bit-widths and number of iteration. Phase calculator designed in Verilog HDL is verified by emulating the restoration of virtual 3D data using MATLAB/Simulink and FPGA-in-the-loop verification.
|
| 키워드(Keyword) |
Depth Image
Phase Calculator
Time-Of-Flight
TOF
CORDIC
Pipelined CORDIC
FPGA
|
| 파일첨부 |
PDF 다운로드
|
