| 한글제목(Korean Title) |
개선된 배전압 회로를 이용한 전압증배기 회로 설계 |
| 영문제목(English Title) |
Design of a Voltage Multipler Circuit using a Modified Voltage Doubler |
| 저자(Author) |
여협구
정승민
손승일
강민구
Hyeopgoo Yeo
Seung-Min Jung
Seungil Sonh
Min-Koo Kang
|
| 원문수록처(Citation) |
VOL 16 NO. 01 PP. 0696 ~ 0698 (2012. 05) |
한글내용
(Korean Abstract) |
본 논문에서는 기존의 Dickson's charge pump에 개선된 배전압 회로를 조합하여 구성된 새로운 전압증배기 회로를 소개한다. 기존의 charge pump로 얻어진 전압을 승압에 다시 사용하는 구조로 배전압기를 응용하여 전압증배를 가속화 하면서도 DMOS의 구조적 신뢰성을 저하하지 않도록 회로 구조를 제안하였다. 제안된 6단 전압증배기는 3V 전원으로 약 33V의 출력을 내며 6단 이상의 구성으로 고전압 증배도 가능하다. 제안된 회로의 성능을 평가하기 위해 Magna DMOS 공정을 이용하여 시뮬레이션 하였으며 이론적인 증배와 일치함을 보였여 최소한의 소자 사용으로 고전압 전압증배가 가능한 새로운 전압증배기를 제시하였다.
|
영문내용
(English Abstract) |
This paper introduces a new DC-DC voltage multiplier using a Dickson's charge pump and a modified voltage doubler. The voltage obtained from a conventional Dickson's chrage pump was reused for accelerating the voltage multiplication and the architecture of the proposed voltage multiplier would not decrease the device reliability of DMOS. The proposed 6-stage voltage multiplier generate about 33V with 3V voltage source. To evaluate the proposed voltage multiplier, simulations were performed with Magna DMOS technology. The simulated voltage multiplication agrees well with a theoretical value, therefore, this paper introduces a new fast voltage multiplier with minimum devices.
|
| 키워드(Keyword) |
전압증배기
Dickson's charge pump
배전압 회로
DMOS
|
| 파일첨부 |
PDF 다운로드
|
