한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)
Current Result Document :
| 한글제목(Korean Title) |
무선 LAN용 비터비 복호기의 효율적인 설계 |
| 영문제목(English Title) |
Design of Viterbi Decoder for Wireless LAN |
| 저자(Author) |
정인택
송상섭
In-Taek Jeong
Sang-Seob Song
|
| 원문수록처(Citation) |
VOL 05 NO. 01 PP. 0061 ~ 0066 (2001. 05) |
한글내용
(Korean Abstract) |
다중 반송파방식 무선 LAN에서는 오류정정을 위해 구속장(constraint length : K)이 7인 64-state 길쌈부호를 사용하며, 복호기로 비터비 복호기를 사용한다. 비터비 복호기의 동작속도로는 24 Mbps의 입력 데이터에 대해 12 MHz 이상의 속도처리를 가져야한다. 이와 같이 고속의 비터비 복호기를 설계하기 위해서는 일반적으로 32조의 병렬 나비구조 ACS를 갖도록 한다. 병렬 나비구조 ACS를 갖는 비터비 복호기를 설계할 경우 단일 ACS 구조에 비해 상태 메트릭 메모리(state-metric memory), 역추적 메모리(trace back memory)를 관리하는 복잡한 제어회로가 필요하지 않다. 그러나 많은 ACS을 사용함으로 하드웨어의 복잡도가 증가하게 된다.
이에 대해, 본 연구엣는 모든 상태에서 코드워드를 발생시키는 별개의 회로를 단순한 연산으로 대체하며, ACS 기능을 위해 고속 저 전력 시스템에 용이한 새로운 가지값(branch metric)계산방법을 개발하여 적용한다. 그리고 역추적 과엊 시 고속 저 전력 동작을 위해 one-pointer방법을 채용하여 전체적으로 저 전력 비터비 복호기를 설계한다.
|
영문내용
(English Abstract) |
In this paper, we design high speed Viterbi decoding algorithm which is aimed for Wireless LAN. Wireless LAN transmits data at rate 6~54 Mbps. This high speed is not easy to implement Viterbi decoder with single ACS. So parallel ACS butterfly structure is to be used and several time-dependent problem is to be solved. We simulate Viterbi algorithm using new branch metric calculating method to save time, and consider trace back algorithm which is adaptable to high speed Viterbi decoder. With simulated, we determine the structure of Viterbi decoder. This architecture is available to high speed and low power Viterbi decoder.
|
| 키워드(Keyword) |
|
| 파일첨부 |
PDF 다운로드
|
