공정 변이 조건 하의 수율 인식 캐시 설계를 위한 캐시 메모리 내로우 밸류 검색

홈 > 연구문헌 > 학술대회 프로시딩 > 한국정보과학회 학술대회 > 2008년 컴퓨터종합학술대회

한글제목(Korean Title)	공정 변이 조건 하의 수율 인식 캐시 설계를 위한 캐시 메모리 내로우 밸류 검색
영문제목(English Title)	Searching Narrow Values of Cache Memory for Yield-Aware Cache Design under Process Variation
저자(Author)	장형범 정성우 윤성로 Hyung Beom Jang Sung Woo Chung Sungroh Yoon
원문수록처(Citation)	VOL 35 NO. 01(B) PP. 0456 ~ 0459 (2008. 06)
한글내용 (Korean Abstract)	공정 기술의 발전에 따라 공정 변이 (process variation)에 따른 수율 (yield) 감소 문제가 대두하고 있으며, 공정 변이 대응 설계 기법 (process variation tolerant design technique)은 하드웨어 제작 시 반드시 고려되어야 할 중요한 요소가 되었다. 캐시 메모리 (cache memory)의 경우에도 공정 변이로 인한 수율 감소 문제에 대처할 수 있는 설계 방법의 개발이 절실하다. 본 논문에서는 캐시에 저장되는 데이터의 특성 분석을 통해 공정 변이에 대응할 수 있는 새로운 캐시 구조 설계에 대한 연구를 소개한다.
영문내용 (English Abstract)
키워드(Keyword)
파일첨부	PDF 다운로드