고성능 HEVC 부호기를 위한 루프 내 필터 하드웨어 설계

박승용; 임준성; 류광기; Seungyong Park; Junseong Im; Kwangki Ryoo

연구문헌

국내 논문지

홈 > 연구문헌 > 국내 논문지 > 한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)

한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)

Current Result Document : 68 / 272 이전건 다음건

한글제목(Korean Title)	고성능 HEVC 부호기를 위한 루프 내 필터 하드웨어 설계
영문제목(English Title)	Hardware Design of In-loop Filter for High Performance HEVC Encoder
저자(Author)	박승용 임준성 류광기 Seungyong Park Junseong Im Kwangki Ryoo
원문수록처(Citation)	VOL 20 NO. 02 PP. 0335 ~ 0342 (2016. 02)
한글내용 (Korean Abstract)	본 논문에서는 고성능 HEVC(High Efficiency Video Coding) 부호기를 위한 루프 내 필터의 효율적인 하드웨어 구조를 제안한다. HEVC는 양자화 에러가 발생하는 복원 영상에서 화질을 향상시키기 위해 디블록킹 필터와 SAO(Sample Adaptive Offset)으로 구성된 루프 내 필터를 사용한다. 그러나 루프 내 필터는 추가적인 연산으로 인하여 부호기와 복호기의 복잡도가 증가되는 원인이 된다. 제안하는 루프 내 필터 하드웨어 구조는 수행 사이클 감소를 위해 디블록킹 필터와 SAO를 3단 파이프라인으로 구현되었다. 또한 제안하는 디블록킹 필터는 6단 파이프라인 구조로 구현되었으며, 효율적인 참조 메모리 구조를 위해 새로운 필터링 순서로 수행된다. 제안하는 SAO는 화소들의 처리를 간소화하며 수행 사이클을 감소시키기 위해 한번에 6개의 화소를 병렬 처리된다. 제안하는 루프 내 필터 하드웨어 구조는 Verilog HDL로 설계되었으며, TSMC 0.13μm CMOS 표준 셀 라이브러리를 사용하여 합성한 결과 약 131K개의 게이트로 구현되었다. 또한 164MHz의 동작 주파수에서 4K@60fps의 실시간 처리가 가능하며, 최대 동작 주파수는 416MHz이다.
영문내용 (English Abstract)	This paper proposes efficient hardware structure of in-loop filter for a high-performance HEVC (High Efficiency Video Coding) encoder. HEVC uses in-loop filter consisting of deblocking filter and SAO (Sample Adaptive Offset) to improve the picture quality in a reconstructed image due to a quantization error. However, in-loop filter causes an increase in complexity due to the additional encoder and decoder operations. A proposed in-loop filter is implemented as a three-stage pipeline to perform the deblocking filtering and SAO operation with a reduced number of cycles. The proposed deblocking filter is also implemented as a six-stage pipeline to improve efficiency and performs a new filtering order for efficient memory architecture. The proposed SAO processes six pixels parallelly at a time to reduce execution cycles. The proposed in-loop filter encoder architecture is designed by Verilog HDL, and implemented by 131K logic gates in TSMC 0.13μm process. At 164MHz, the proposed in-loop filter encoder can support 4K Ultra HD video encoding at 60fps in real time.
키워드(Keyword)	HEVC 부호기 루프 내 필터 디블록킹 필터 SAO(적응적 샘플 오프셋) 하드웨어 설계 HEVC Encoder In-loop Filter Deblocking Filter SAO(Sample Adaptive Offset) Hardware Design
파일첨부	PDF 다운로드