NOC 구조용 교착상태 없는 리우터 설계

Ankur Agarwal; Mehmet Mustafa; Ravi Shankar; A.S. Pandya; Young-Ugh Lho

연구문헌

국내 논문지

홈 > 연구문헌 > 국내 논문지 > 한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)

한국정보통신학회 논문지 (Journal of the Korea Institute of Information and Communication Engineering)

Current Result Document : 72 / 202 이전건 다음건

한글제목(Korean Title)	NOC 구조용 교착상태 없는 리우터 설계
영문제목(English Title)	A Deadlock Free Router Design for Network-on-Chip Architecture
저자(Author)	Ankur Agarwal Mehmet Mustafa Ravi Shankar A.S. Pandya Young-Ugh Lho
원문수록처(Citation)	VOL 11 NO. 04 PP. 0696 ~ 0706 (2007. 04)
한글내용 (Korean Abstract)	다중처리기 SoC(MPSoC) 플랫폼은 SoC 설계 분야에 새로운 여러 가지 혁신적인 트랜드를 가지고 있다. 급격히 십억 단위의 트랜지스터 집적이 가능한 시대에 게이트 길 이 가 60~90nm 범위를 갖는 서브 마스크로 기술에서 주요 문제점들은 확장되지 않는 선 지연，신호 무결성과 비동기화 통신에서의 오류로 인해 발생한다. 이러한 문제점들은 미래의 SoC 을 위한 NOC 구조의 사용에 의해 해결될 수 있다. 대부분의 미래 SoC 들은 칩 상에서 통신을 위해 네트워크 구조와 패킷 기반 통신 프로토콜을 사용할 것이다 . 이 논문은 NOC 구조를 위한 칩 통신에서 교착상태가 발생 되지 않는 것을 보장하기위해 적극적 turn prohibition을 갖는 적응적 wormhole 라우팅에 대해 기술한다. 또한 5개의 전 이 중，flit-wide 통신 채 널을 갖는 간단한 라우팅 구조를 제시 한다 . 메시지 지연에 대한 시물레이션 결과를 나타내고 같은 연결비율에서 운영되는 다른 기술들의 결과와 비교한다.
영문내용 (English Abstract)	Multiprocessor system on chip (MPSoQ platform has set a new innovative trend for the System on Chip (SoC) design. With the rapidly approaching billion transistors era, some of the main problem in deep sub-micron technologies characterized by gate lengths in the range of 60-90 nra will arise from non scalable wire delays, errors in signal integrity and un-synchronized communication. These problems may be addressed by the use of Network on Chip (NOC) architecture for future SoC. Most future SoCs will use network architecture and a packet based communication protocol for on chip communication. This paper presents an adaptive wormhole routing with proactive turn prohibition to guarantee deadlock free on chip communication for NOC architecture. It shows a simple routing architecture with five full-duplex, flit-wide communication channels. We provide simulation results for message latency and compare results with those of dimension ordered techniques operating at the same link rates.
키워드(Keyword)	Network on Chip Modeling and Simulation Quality of Service System Level Design
파일첨부	PDF 다운로드