정보과학회 논문지 A : 시스템 및 이론
Current Result Document : 1 / 2
| 한글제목(Korean Title) |
단일트랙 VLSI 어레이에서 의사결함처리요소를 이용한 제어논리 설계 |
| 영문제목(English Title) |
A Design of Control-Logic for Real-Time Reconfiguration using Pseudo Fulty Processing Elements on the Single Track VLSI Arrays |
| 저자(Author) |
신동석
정목동
우종호
Dongsuk Shin
Mokdong Chung
Chongho Woo
|
| 원문수록처(Citation) |
VOL 23 NO. 11 PP. 1089 ~ 1098 (1996. 11) |
한글내용
(Korean Abstract) |
VLSI 어레이에서 결함허용은 제한된 여분하드웨어 자원을 이용하여 잠재적으로 결함을 갖는 물리어레이를 무결함의 논리어레이로 재구성하는 것이다. 본 논문에서는 N*N 어레이에 1행 1열, 즉 (2N+1)개의 여분처리요소와 단일트랙 스위치로 구성된 재구성 가능한 VLSI 어레이에서 재구성율을 향상시키기 위한 효율적인 방법을 제안하고 실시간 재구성을 위한 제어논리를 설계하였다. 단일트랙 스위치로 인한 재구성 능력의 제한을 완화시키고 주어진 자원을 보다 효율적으로 사용하기 위하여 의사결함처리요소의 개념을 제안하였다. 이 개념을 VLSI 어레이의 재구성에 적용한 결과 제안한 방법의 재구성율이 동일한 조건의 기존방법보다 우수함을 확인하였다. |
영문내용
(English Abstract) |
The fault-tolerance problem of VLSI arrays is to reconfigure a potentially faulty physical array with its fied spare hardware resources into a fault-free logical array. This paper deals with the issue of developing efficient method to achieve a highly successful reconfiguration rate on the reconfigurable VLSI arrays, which consist of N*N array of nonspare PE's, single-row-column of spare PE's, and sigle track switches. We have designed control logic for real time reconfiguration. We have proposed the concept of pseudo faulty processing elements to alleviate the problem caused by the limitation of reconfiguration capability due to single track switches and to utilize the given resources much more efficiently. Applying this concept to reconfiguration of VLSI arrays, we have found that the proposed scheme achieves a higher reconfiguration rate than the previois method of similar condition.
|
| 키워드(Keyword) |
|
| 파일첨부 |
PDF 다운로드
|
