한국인터넷정보학회 논문지
Current Result Document :
| 한글제목(Korean Title) |
효율적인 SEED 암호알고리즘 구현을 위한 최적화 회로구조 |
| 영문제목(English Title) |
An Optimum Architecture for Implementing SEED Cipher Algorithm with Efficiency |
| 저자(Author) |
신광철
이행우
Shin Kwangcheul
Lee Haengwoo
|
| 원문수록처(Citation) |
VOL 07 NO. 01 PP. 0049 ~ 0057 (2006. 02) |
한글내용
(Korean Abstract) |
본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 pipelined systolic array 구조를 사용하였으며, 입출력회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화속도를 달성할 수 있다. 회로설계는 VHDL 코딩방식으로 수행하였으며, 50,000 gates 급의 FPGA에 구현하였다. |
영문내용
(English Abstract) |
This paper describes the architecture for reducing its size and increasing the computation rate in implementing the SEED algorithm of a 12B-bit block cipher, and the result of the circuit design. In order to increase the computation rate, it is used the architecture of the pipelined systolic array, This architecture is a simple thing without involving any buffer at the input and output part. By this circuit, it can be recorded 320 Mbps encryption rate at 10 MHz clock. We have designed the circuit with the VHDL coding, implemented with a FPGA of 50,000 gates. |
| 키워드(Keyword) |
SEED
hardware circuit design
pipelined systolic array
|
| 파일첨부 |
PDF 다운로드
|
