2011년 춘계학술대회
Current Result Document :
| 한글제목(Korean Title) |
0.18㎛ Generic 공정 기반의 8비트 eFuse OTP Memory 설계 |
| 영문제목(English Title) |
Design of an eFuse OTP Memory of 8bits Based on a Generic Process |
| 저자(Author) |
장지혜
김광일
전황곤
하판봉
김영희
Ji-Hye Jang
Kwang-Il Kim
Hwang-Gon Jeon
Pan-Bong Ha
Young-Hee Kim
|
| 원문수록처(Citation) |
VOL 15 NO. 01 PP. 0687 ~ 0691 (2011. 05) |
한글내용
(Korean Abstract) |
본 논문에서는 아날로그 트리밍용으로 사용되는 0.18㎛ generic 공정 기반의 EM (Electro-Migration)과 eFuse의 저항 변동을 고려한 8bit eFuse OTP (One-Time Programmable) 메모리를 설계하였다. eFuse OTP 메모리는 eFuse에 인가되는 program power를 증가시키기 위해 external program voltage를 사용하였으며, 프로그램되지 않은 cell에 흐르는 read current를 낮추기 위해 RWL (Read Word-Line) activation 이전에 BL을 VSS로 precharging하는 방식과 read NMOS transistor를 최적화 설계하였다. 그리고 프로그램된 eFuse 저항의 변동을 고려한 variable pull-up load를 갖는 sensing margin test 회로를 설계하였다. 한편 eFuse link의 length를 split하여 eFuse OTP의 프로그램 수율 (program yield)을 높였다.
|
영문내용
(English Abstract) |
In this paper, we design an 8-bit eSuse OTP (one-time programmable) memory in consideration of EM (electro-migration) and eFuse resistance variation based on a 0.18㎛ generic process, which is used for an analog trimming application. First, we use an external program voltage to increase the program power applied an eFuse. Secondly, we apply a scheme of precharging BL to VSS prior to RWL (read word line) activation and optimize read NMOS transistors to reduce the read current flowing through a non-programmed cell. Thirdly, we design a sensing margin test circuit with a variable pull-up load out of consideration for the eFuse resistance variation of a programmed eFuse. Finally, we increase program yield of eFuse OTP memory by splitting the length of an eFuse link.
|
| 키워드(Keyword) |
eFuse OTP
generic process
Electro-Migration
Variable pull-up load
Program yield
|
| 파일첨부 |
PDF 다운로드
|
