정보과학회 논문지 A : 시스템 및 이론
Current Result Document :
| 한글제목(Korean Title) |
고속 RISC 프로세서를 위한 가상 캐쉬 구조 |
| 영문제목(English Title) |
A Virtual Cache Architecture for Fast RISC Processors |
| 저자(Author) |
김동욱
이준원
박승규
Dongwook Kim
Joonwon Lee
Seungkyu Park
|
| 원문수록처(Citation) |
VOL 23 NO. 09 PP. 0887 ~ 0898 (1996. 09) |
한글내용
(Korean Abstract) |
본 논문에서는 캐쉬 액세스 시간이 direct-mapped 캐쉬와 같이 빠르면서, 캐쉬 성공율은 set-associative 캐쉬처럼 높은, 고속 RISC 프로세서를 위한 새로운 가상 캐쉬 구조를 제안한다. 이 구조에서는 전체 캐쉬 메모리를 n개의 뱅크로 나누고, 각 프로세스 생성시에 n개의 뱅크들 중에서 한개를 할당한다. 그러면, 각 프로세스는 자신에게 할당된 뱅크상에서 주로 수행되며, 그 뱅크상에서는 마치 direct-mapped 캐쉬처럼 동작된다. 캐쉬 대치시에는 가장 늦게 스케쥴될 프로세스의 캐쉬라인을 희생 캐쉬로 선정하기 때문에 효과적인 대치가 이루어 진다. 트레이스 구동 모의 실험 결과는 새로운 캐쉬 구조가 set-associative 캐쉬처럼 많은 충돌실패가 제거될뿐 아니라 캐쉬 액세스 시간이 direct-mapped 캐쉬처럼 빠르다는 것을 보여 주고 있다. |
영문내용
(English Abstract) |
In this paper, we propose a new virtual cache architecture for fast RISC processors whose average access time is comparable to that of the direct-mapped cache while the hit ratio is the same as the set-associative cache. The entire cache memory is divided into n banks, and each process is assigned to a bank when it is created. Then, each process runs on the assigned bank, and the cache behaves like a direct-mapped cache. A victim for cache replacement is selected from those that belong to a process which is least likely to be scheduled in the near future. Results from trace-driven simulations confirm that the new scheme removes almost as many conflict misses as does the set-associative cache, while cache access time is similar to a direct-mapped cache. |
| 키워드(Keyword) |
|
| 파일첨부 |
PDF 다운로드
|
