2009년 추계학술대회
Current Result Document :
| 한글제목(Korean Title) |
스마트카드용 HAS-160 프로세서 설계 |
| 영문제목(English Title) |
A Design of HAS-160 Processor for Smartcard Application |
| 저자(Author) |
김해주
신경욱
Hae-ju Kim
Kyung-Wook Shin
|
| 원문수록처(Citation) |
VOL 13 NO. 02 PP. 0913 ~ 0916 (2009. 10) |
한글내용
(Korean Abstract) |
본 논문에서는 한국형 표준 해쉬 알고리듬인 HAS-160을 구현하는 프로세서를 설계하였다. 각 단계연산에 사용되는 4개의 가산기는 연산성능을 높이기 위해 5:3 및 3:2 캐리보존 가산기(carry-save adder)와 캐리선택 가산기(carry-select adder)의 혼합구조를 사용하였다. 설계된 HAS-160 프로세서는 512 비트 메시지로부터 160비트의 해쉬코드를 생성하는데 82 클록주기가 소요되며, 50 MHz@3.3-V로 동작하는 경우 312 Mbps의 성능을 나타낸다. 0.35-㎛ CMOS 셀 라이브러리로 합성한 결과 약 17,600개의 게이트로 구현되었다.
|
영문내용
(English Abstract) |
This paper describes a hardware design of hash processor which implements HAS-160 algorithm adopted as a Korean standard. To achieve a high-speed operation with small-area, the arithmetic operation is implemented using a hybrid structure of 5:3 and 3:2 carry-save adders and a carry-select adder. The HAS-160 processor synthesized with 0.35-㎛ CMOS cell library has 17,600 gates. It computes a 160-bit hash code from a message block of 512 bits in 82 clock cycles, and has 312 Mbps throughput at 50 MHz@3.3-V clock frequency.
|
| 키워드(Keyword) |
Hash algorithm
HAS-160
authentication
information security
smartcard
|
| 파일첨부 |
PDF 다운로드
|
